haku: @keyword SOI / yhteensä: 31
viite: 10 / 31
Tekijä: | Alaoja, Riikka |
Työn nimi: | SOI and Bulk CMOS Modeling Aspects in Radio Frequency Low Noise Amplifier Design |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2004 |
Sivut: | 49 Kieli: eng |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Piiritekniikka (S-87) |
Valvoja: | Halonen, Kari |
Ohjaaja: | Saijets, Jan |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark S80 | Arkisto |
Avainsanat: | SOI SOS bulk CMOS modeling LNA low noise amplifier RF radio frequency SOI SOS bulk CMOS mallinnus LNA vähäkohinainen vahvistin RF radiotaajuus |
Tiivistelmä (fin): | Työssä tutkitaan SOl CMOS -teknologian sopivuutta pienitehoisten, radiotaajuisten integroitujen piirien toteuttamiseen. Työssä perehdytään MOSFETien mallintamiseen ja verrataan SOl CMOS -teknologiaa perinteiseen bulk CMOS -teknologiaan sekä teorian että käytännön tasolla. Suunnitteluesimerkkinä toteutetaan 2 GHz:n LNA-piiri, ja SOl-teknologiareferenssinä käytetään sefiiripohjaista SOS-teknologiaa. Työssä tulee esille SOS-teknologian edut. Pienempi tehonkulutus saavutetaan pienemmillä käyttöjännitteillä, SOS:n yksinkertaisempi HF-malli, ei back-gate-bias efektiä, ei substraattikytkeytymistä, tarkemmat kelamallit ja korkeammat Q-arvot. FBE-efekti on mitätön työssä käytetyn UTSi FD SOS -teknologian tapauksessa. Bulk CMOS -teknologian käyttöä tukee kiekkojen helpompi saatavuus, mikä tekee bulk-teknologiasta edullisemman. |
Tiivistelmä (eng): | This thesis explores the suitability of silicon-on-insulator (SOl) CMOS technology for low-power RF IC design. Modeling aspects are considered from the designer’s point of view and a comparison between SOl CMOS and bulk CMOS technologies is done in both theoretical and practical levels. A 2 GHz low noise amplifier (LNA) is presented as a study case and silicon-on-sapphire (SOS) technology is used as a SOl reference. The studies showed the benefits of SOS. Lower power consumption is attained by the use lower operation voltage, easier HF model compared to the bulk CMOS case, no back-gate-bias effect, no substrate coupling, more accurate inductor models and higher Q-values. Also the floating body effect (FBE) is negligible in the UTSi FD SOS process used in this study. The thing that support the use of the bulk CMOS process is the easier availability of the bulk wafers which makes the bulk CMOS process less expensive. |
ED: | 2004-08-31 |
INSSI tietueen numero: 26202
+ lisää koriin
INSSI