haku: @keyword symbolic simulation / yhteensä: 1
viite: 1 / 1
« edellinen | seuraava »
Tekijä: | Kapanen, Harri |
Työn nimi: | Formal verification in ASIC design |
Formaali varmennus ASIC suunnittelussa | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2000 |
Sivut: | ix + 55 s. + liitt. 20 Kieli: eng |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Piiritekniikka (S-87) |
Valvoja: | Halonen, Kari |
Ohjaaja: | Tyrkkö, Olli |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark TKK 2834 | Arkisto |
Avainsanat: | ASIC design flow formal verification symbolic simulation equivalence checking model checking symbolic trajectory evaluation theorem proving ASIC suunnitteluvuo formaali varmennus symbolinen simulointi yhteläisyystarkastus mallintarkastus symbolinen ratalaskenta teoreeman todistus |
ED: | 2000-05-22 |
INSSI tietueen numero: 15443
+ lisää koriin
« edellinen | seuraava »
INSSI