haku: @keyword tehonsäästö / yhteensä: 2
viite: 2 / 2
« edellinen | seuraava »
Tekijä: | Kosonen, Jari |
Työn nimi: | Power Saving in Adiabatic Circuits and Implementation of Adiabatic Dynamic Logic (ADL) in a 0.8 µm CMOS Process |
Tehonsäästö adiabaattisissa piireissä ja adiabaattisen dynaamisen logiikan (ADL) toteutus 0.8 µm CMOS -prosessissa | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 1999 |
Sivut: | 75 Kieli: eng |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Elektronifysiikka (S-69) |
Valvoja: | Kuivalainen, Pekka |
Ohjaaja: | Marjonen, Jouko |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark S80 | Arkisto |
Avainsanat: | adiabatic adiabatic dynamic logic (ADL) microelectronics power saving adiabaattinen adiabaattinen dynaaminen logiikka (ADL) mikroelektroniikka tehonsäästö |
Tiivistelmä (fin): | Työn tarkoitus oli tutkia adiabaattisia piirejä ja verrata niiden tehonkulutusta CMOS -piirien tehonkulutukseen. Adiabaattisia kellogeneraattoreita tutkittiin myös, jotta voitaisiin määritellä niiden vaikutus kokonaistehonkulutukseen. ADL invertteri on perusrakenne, jota tutkittiin, mutta myös ADL NAND ja NOR portteja tutkittiin. Muita adiabaattisia logiikkatyyppejä kuin ADL ei tutkittu lähemmin tässä työssä. Piirit suunniteltiin VTT Mikroelektroniikassa ja prosessoitiin VTTB08 ja AMS08 prosesseissa. ADL havaittiin melko epästabiiliksi teknologiaksi. ADL -piirien tehonkulutus voi olla paljonkin pienempi kuin CMOS piireillä, mutta ainoastaan invertterin tapausta tutkittiin. Logiikkatason muuttumisnopeus pitää olla suuri, jotta saavutetaan hyvä hyötysuhde CMOS:iin verrattuna. |
ED: | 1999-11-15 |
INSSI tietueen numero: 14953
+ lisää koriin
« edellinen | seuraava »
INSSI