haku: @keyword synchronization / yhteensä: 29
viite: 22 / 29
Tekijä: | Rasmus, Erik |
Työn nimi: | Digital Phase Locked Loop Circuits Used for 2 Mbit/s Synchronization Ports in an SDH Access Node |
Digitaaliset vaihelukot SDH-liittymäsolmun 2 Mbit/s synkronointiporteissa | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2000 |
Sivut: | xi + 92 Kieli: eng |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Tietoliikennetekniikka (S-72) |
Valvoja: | Halme, Seppo J. |
Ohjaaja: | Schrod, Rolf |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark TKK 2863 | Arkisto |
Avainsanat: | digital phase-locked loop PLL synchronization jitter sampling synchronous digital hierarchy SDH digitaalinen vaihelukko synkronointi värinä näytteenotto synkroninen digitaalinen hierarkia |
ED: | 2000-05-22 |
INSSI tietueen numero: 15442
+ lisää koriin
INSSI