haku: @keyword mallittaminen / yhteensä: 3
viite: 1 / 3
« edellinen | seuraava »
| Tekijä: | Vikla, Jyrki |
| Työn nimi: | Integroidun vaihelukon toteuttaminen CMOS-prosessilla |
| Implementation of an integrated phase locked loop with CMOS-technology | |
| Julkaisutyyppi: | Diplomityö |
| Julkaisuvuosi: | 1998 |
| Sivut: | 50+7 Kieli: fin |
| Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
| Oppiaine: | Piiritekniikka (S-87) |
| Valvoja: | Halonen, Kari |
| Ohjaaja: | Stadius, Kari |
| Digitoitu julkaisu: | https://aaltodoc.aalto.fi/handle/123456789/86152 |
| OEVS: | Digitoitu arkistokappale on julkaistu Aaltodocissa
|
| Sijainti: | P1 Ark S80 | Arkisto |
| Avainsanat: | CMOS VCO planaarikela mallittaminen taajuusjakaja |
| Tiivistelmä (fin): | Tässä diplomityössä on tutkittu integroidun vaihelukitun silmukan toteuttamista CMOS-teknologialla. Koepiirit on valmistettu Alcatel - Mietecin 0,5 mikrometrin prosessilla. Simulointien ja mittausten avulla on tutkittu erityisesti taajuusjakajan suorituskykyä rajoittavia rakenteita ja etsitty niihin vaihtoehtoisia toteuttamistapoja. Myös planaarikeloja on mallitettu. |
| ED: | 1998-07-21 |
INSSI tietueen numero: 13455
+ lisää koriin
« edellinen | seuraava »
INSSI