haku: @keyword system-on-a-chip / yhteensä: 3
viite: 3 / 3
« edellinen | seuraava »
Tekijä: | Gowda, Umesh Chandra |
Työn nimi: | Reusability in ASIC design |
Uudelleenkäytettävyys ASIC-suunnittelussa | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 1998 |
Sivut: | 60 Kieli: eng |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Piiritekniikka (S-87) |
Valvoja: | Halonen, Kari |
Ohjaaja: | |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark S80 | Arkisto |
Avainsanat: | intellectual property IP ASIC VHDL reuse core HDLC productivity gap reuse hierarchy system-on-a-Chip integration VSI Alliance IP ASIC VHDL lohko HDLC uudelleenkäytettävyys integrointi VSI Alliance |
Tiivistelmä (fin): | ASIC-teknologian nopea kehitys vaatii uusia suunnittelumenetelmiä perinteisten rinnalle. Nykyiset menetelmät eivät sovellu useista miljoonista porteista koostuvan piirin suunnitteluun. ASIC-piirien integrointiasteen kasvaessa suunnittelutapoja tulisi kehittää, jotta piirimäärittely, suunnitteluprosessi, integrointi ja testaus voitaisiin toteuttaa kohtuullisessa ajassa. Suunnitteluvuon nopeuttaminen vaatii joko yrityksen sisäisten tai ulkopuolelta hankittujen uudelleenkäytettävien lohkojen käyttämistä tulevissa projekteissa. Tässä diplomityössä tutkitaan uudelleenkäyttävyyttä ja IP (intellectual property) käsitettä sekä sen vaikutuksia ASIC-suunnittelussa. Työssä esitetään kattava kuvaus IP:n nykytilasta puolijohdeteollisuudessa. Kehitetyllä hierarkiamallilla osoitetaan uudelleenkäyttävyydellä saavutettavia parannuksia yrityksen sisäisessä suunnitteluvuossa. Menestyksekkään suunnitelman läpiviemiseksi esitetään tarvittavat työvaiheet. Tässä työssä suunniteltu HDLC-lohko sopii hyvin esimerkiksi uudelleenkäytettävän lohkon suunnittelutavasta. Työssä korostetaan uudelleenkäytettävyyden aiheuttamia vaatimuksia nykyaikaisessa digitaalipiirin suunnittelussa. |
ED: | 1999-02-03 |
INSSI tietueen numero: 13897
+ lisää koriin
« edellinen | seuraava »
INSSI