haku: @keyword level measurement / yhteensä: 3
viite: 3 / 3
« edellinen | seuraava »
Tekijä: | Suikkila, Lauri |
Työn nimi: | A low power FPGA-based DSP system for a level measurement radar |
Pienitehoinen DSP järjestelmä FPGA:lle pinnan korkeuden mittaustutkaan | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2008 |
Sivut: | (9) + 76 Kieli: eng |
Koulu/Laitos/Osasto: | Elektroniikan, tietoliikenteen ja automaation tiedekunta |
Oppiaine: | Piiritekniikka (S-87) |
Valvoja: | Halonen, Kari |
Ohjaaja: | Larsson-Edefors, Per |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark S80 | Arkisto |
Avainsanat: | low power digital filter interpolator pulse radar level measurement pieni teho digitaalinen suodatin interpolaattori pulssitutka pinnan korkeuden mittaus |
Tiivistelmä (fin): | Teollisten tankkien nesteen pinnan korkeusmittauslaitteiden datan siirto tullaan tulevaisuudessa yhä useammin siirtämään radioilla. Tällöin vältytään kalliiden kaapeleiden asentamiselta. Samalla laitteen energia kannattaa tuoda paristoilla tai muulla paikallisella energialähteellä kaapeleiden sijaan. Jotta laitteen huoltoväli voitaisiin pitää pitkänä, on sen tehon minimointiin kiinnitettävä huomiota. Myös vaarallisissa ympäristöissä, kuten kaasutankeissa käytettävien laitteiden elektroniikan tehonkulutukselle saattaa olla rajoituksia. Tässä työssä tutkitaan kahta erilaista interpolointimenetelmää pinnan korkeusmittaustutkan digitaaliseen signaalin prosessointiin. Toisesta menetelmästä tehdään ehdotustoteutus piirinä, jotta voitaisiin verrata sen kilpailukykyisyyttä nykyisen järjestelmän kanssa tehon kulutuksen suhteen. Eri interpolointimenetelmien tarkkuuden simuloimiseksi, osasta tutkajärjestelmää rakennetaan ensin Matlab-malli. Tämän pohjalta toteutetaan toiseen interpolointimenetelmistä perustuva minimin ja maksimin ilmaisin VHDL:llä ja testataan FPGA:lla. Samasta VHDL-koodista syntesoidaan ASIC, jota simuloidaan, jotta voidaan verrata ASIC:n odotettua suorituskykyä FPGA:han. Simulaatioiden perusteella pinnan korkeuden mittaus voidaan suorittaa ehdotetulla menetelmällä melko pienellä energialla tarkkuuden pysyessä hyväksyttävänä. Tutkimusta tulee kuitenkin jatkaa edelleen, jotta tehonkulutusvertailu ehdotetun ja nykyisen menetelmän välillä voidaan tehdä luotettavasti. Logiikkasuunnittelussa voitaisiin hyödyntää sarjalogiikkaa. Tällä piirin pinta-alaa ja tehonkulutusta voitaisiin mahdollisesti pienentää edelleen. |
ED: | 2008-12-08 |
INSSI tietueen numero: 36572
+ lisää koriin
« edellinen | seuraava »
INSSI