haku: @keyword FPGA / yhteensä: 60
viite: 37 / 60
Tekijä: | Juvonen, Anssi |
Työn nimi: | Digitaalinen piiriarkkitehtuuri hyvin suuren signaalimäärän ohjaamiseen |
Circuit architecture for controlling a massive amount of digital signals | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2004 |
Sivut: | 67 Kieli: fin |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Signaalinkäsittelytekniikka (S-88) |
Valvoja: | Skyttä, Jorma |
Ohjaaja: | |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark S80 | Arkisto |
Avainsanat: | circuit achitecture digital communications digital control parallel interface high pincount architecture implementability pakaging technological structure confluence ASIC FPGA IMB BBUL CSP WL-CSP TFT CG-Silicon piiriarkkitehtuuri digitaalinen tiedonsiirto digitaalinen ohjaus rinnakkaisrajapinta suuri nastamäärä suuren nastamäärän arkkitehtuuri toteutettavuus kotelointi teknologiarakenne Confluence Verilog ASIC FPGA IMB BBUL CSP WL-CSP TFT CG-Silicon |
Tiivistelmä (fin): | Tässä diplomityössä käsitellään digitaalisten signaalien välityksellä tapahtuvaa tiedonsiirtoa ja ohjausta, kun lähettäjän ja vastaanottajan välinen rajapinta on synkroninen, rinnakkainen ja yksisuuntainen. Diplomityön aluksi osoitetaan, että rajapintaa käyttäen on mahdollista siirtää digitaalista dataa ainakin synkronisesti, plesiokronisesti ja asynkronisesti. Diplomityössä suunnitellaan piiriarkkitehtuuri, joka toteuttaa em. rajapinnan. Tämä arkkitehtuuri kuvataan Confluence-kuvauskielellä ja kolmella numeerisella parametrilla. Parametrien avulla Confluence-kääntäjä tuottaa Verilog-kuvauksen piiristä, joka käsittää halutun signaalimäärän ja puskuroinnin. Diplomityössä määritellään käsite "suuren nastamäärän arkkitehtuuri" kuvaamaan digitaalipiirejä, joissa on huomattavasti enemmän ulkoisia signaalinastoja kuin niiden porttimäärä edellyttäisi. Kehitetty piiriarkkitehtuuri osoittautuu määritelmän mukaiseksi arkkitehtuuriksi. Diplomityön toisessa osassa tutkitaan esimerkkipiirin käytännön toteutettavuutta mikropiiriteknologialla. Tarkastelussa päädytään siihen yleistykseen, että suuren nastamäärän arkkitehtuurit soveltuvat huonosti toteutettavaksi nykyisellä teknologiarakenteella. Ratkaisuksi esitetään, että suuren nastamäärän arkkitehtuurit voisi toteuttaa uudella teknologiarakenteella, jossa logiikka integroidaan kytkentäalustalle ilman erillisiä liitoksia. Toteutusteknologiaksi ehdotetaan litteiden näyttöjen valmistusteknologiaa, jolla on äskettäin kyetty valmistamaan mikroprosessoripiiri lasialustalle. Aiemmassa tutkimuksessa ei ole pohdittu suuren nastamäärän arkkitehtuureja ja niiden toteutettavuutta. |
ED: | 2004-04-01 |
INSSI tietueen numero: 25101
+ lisää koriin
INSSI