haku: @keyword FPGA / yhteensä: 60
viite: 34 / 60
Tekijä: | Forstén, Juha |
Työn nimi: | Enhancing priority IP-packet forwarding with hardware acceleration using reprogrammable logic |
IP-pakettien priorisoinnin nopeuttaminen laitteistopohjaisella kiihdytyksellä | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2004 |
Sivut: | 68 Kieli: eng |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Signaalinkäsittelytekniikka (S-88) |
Valvoja: | Skyttä, Jorma |
Ohjaaja: | |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark S80 | Arkisto |
Avainsanat: | internet IP QoS FPGA reprogrammable logic hardware acceleration internet IP QoS FPGA laitteistopohjainen kiihdytys |
Tiivistelmä (fin): | Internetin uudet palvelut, kuten liikkuva kuva ja reaaliaikainen kommunikointi, ovat asettaneet uudet haasteet tietoverkon toiminnalle. Eri palvelujen vaatimat erityisominaisuudet voidaan saavuttaa vain pakettimuotoisen liikenteen priorisoinnilla. Tämä voidaan toteuttaa siten, että jokaiseen IP-pakettiin liitetään prioriteetti ennen sen lähettämistä verkkoon. Verkon reitittimet voivat tämän jälkeen tutkia itsenäisesti pakettien prioriteetteja hylkäämällä alhaisen prioriteettitason paketteja silloin, kun verkon siirtokapasiteetti ylittyy. Prioriteetin lisääminen IPv4-paketteihin voidaan toteuttaa hyödyntämällä paketin otsikkokentässä olevaa tunnistekenttää. Prioriteetin lisäämisestä pakettiin huolehtii erillinen reititin, joka tutkii käyttäjän liikennevirtojen nopeuksia (MBR) sekä käyttäjän varaamaa nimellistä kapasiteettia (NBR). Reititin laskee näiden tietojen pohjalta jokaiselle välitettävälle paketille oman prioriteettiarvon. Prioriteetin laskenta on huomattavaa suorituskykyä vaativa toimenpide eikä sitä täten voida suorittaa riittävän tehokkaasti tietokoneen ohjelmistolla. Suuren tiedonsiirtonopeuden saavuttaminen vaatii prioriteetin laskenta-algoritmien laitteistopohjaista toteuttamista. Tässä diplomityössä on esitetty toimiva prototyyppi prioriteetin laskemiseksi tietokoneeseen liitetyn FPGA-pohjaisen kiihdytinkortin avulla. Näin on saavutettu moninkertainen tiedonsiirtonopeus tietokoneella toteutettuun, puhtaasti ohjelmistopohjaiseen toteutukseen verrattuna. Prototyyppiä on mahdollista hyödyntää kaupallisiin sovelluksiin toteutettaessa laitteistopohjaisia ratkaisuja IP-pakettien priorisoinnissa. |
ED: | 2004-04-30 |
INSSI tietueen numero: 25171
+ lisää koriin
INSSI