haku: @keyword FPGA / yhteensä: 60
viite: 30 / 60
Tekijä: | Kairus, Jaakko |
Työn nimi: | Interfacing High-Speed Memory with Programmable Logic |
Nopean muistin liittäminen ohjelmoitavaan logiikkaan | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2006 |
Sivut: | 57 Kieli: eng |
Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
Oppiaine: | Signaalinkäsittelytekniikka (S-88) |
Valvoja: | Skyttä, Jorma |
Ohjaaja: | Forsten, Juha |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark S80 | Arkisto |
Avainsanat: | FPGA Data Capture DDR2 Reprogrammable Logic FPGA tiedon tallennus DDR2 ohjelmoitava logiikka |
Tiivistelmä (fin): | Radiotaajuuksien käyttöaste on jo pitkään ollut lähellä täyttä. Langattoman tietoyhteiskunnan kehityksen kannalta on välttämätöntä, että vapaita radiotaajuuksia on saatavilla riittävästi. Taajuuksien jako on toteutettava maailmanlaajuisesti. Käytettävissä olevat taajuudet tulee hyödyntää tehokkaasti, mikä vaatii alan tarkempaa tutkimusta. Radiokanavien tarkka, reaaliaikainen analyysi ei välttämättä ole mahdollista nykyisin käytettävissä olevalla laskentateholla. Radiokanavan informaatio on näytteistettävä ja tallennettava digitaalisessa muodossa jatkokäsittelyä varten. Tietovuon nopeus voi olla suuri, mikä asettaa tiukat vaatimukset tallennusjärjestelmälle. Diplomityössä suunnitellaan ja toteutetaan radiokanavan informaation tallennusjärjestelmä. Järjestelmä liitetään olemassa olevaan Field Programmable Gate Array (FPGA) -pohjaiseen laskentakorttiin, jota käytetään radiokanavan informaation näytteistykseen ja käsittelyyn. Tallennusjärjestelmä toteutetaan käyttämällä FPGA-kehityskorttia. Tallennus tapahtuu Double Data Rate 2 (DDR2) muistimodulille. Työssä esitellään kaksi vaihtoehtoista tapaa miten tallennettuun tietoon päästään käsiksi jatkokäsittelyä varten. Nykyisin saatavilla olevilla muistimoduleilla saadaan sovelluksessa analysoitavaa radiokanavaa tallennettua noin 40 sekunnin yhtämittainen jakso. |
ED: | 2006-08-30 |
INSSI tietueen numero: 32290
+ lisää koriin
INSSI