haku: @keyword FPGA / yhteensä: 60
hakutulos-lista
viite: 16 / 60
« edellinen | seuraava »
Tekijä:Chi, Huageng
Työn nimi:Hardware Design of Decoder for Low-Density Parity Check Codes
Julkaisutyyppi:Diplomityö
Julkaisuvuosi:2009
Sivut:x + 62      Kieli:   eng
Koulu/Laitos/Osasto:Elektroniikan, tietoliikenteen ja automaation tiedekunta
Koulutusohjelma:Elektroniikan ja sähkötekniikan tutkinto-ohjelma
Oppiaine:Tietoliikennetekniikka   (S-72)
Valvoja:Östergård, Patric
Ohjaaja:Rautio, Mika
Elektroninen julkaisu: http://urn.fi/URN:NBN:fi:aalto-201203071302
OEVS:
Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje
sulje

Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossa

Oppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa.

Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/

Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.

Kirjautuminen asiakaskoneille

  • Aalto-yliopistolaiset kirjautuvat asiakaskoneille Aalto-tunnuksella ja salasanalla.
  • Muut asiakkaat kirjautuvat asiakaskoneille yhteistunnuksilla.

Opinnäytteen avaaminen

  • Asiakaskoneiden työpöydältä löytyy kuvake:

    Aalto Thesis Database

  • Kuvaketta klikkaamalla pääset hakemaan ja avaamaan etsimäsi opinnäytteen Aaltodoc-tietokannasta. Opinnäytetiedosto löytyy klikkaamalla viitetietojen OEV- tai OEVS-kentän linkkiä.

Opinnäytteen lukeminen

  • Opinnäytettä voi lukea asiakaskoneen ruudulta tai sen voi tulostaa paperille.
  • Opinnäytetiedostoa ei voi tallentaa muistitikulle tai lähettää sähköpostilla.
  • Opinnäytetiedoston sisältöä ei voi kopioida.
  • Opinnäytetiedostoa ei voi muokata.

Opinnäytteen tulostus

  • Opinnäytteen voi tulostaa itselleen henkilökohtaiseen opiskelu- ja tutkimuskäyttöön.
  • Aalto-yliopiston opiskelijat ja henkilökunta voivat tulostaa mustavalkotulosteita Oppimiskeskuksen SecurePrint-laitteille, kun tietokoneelle kirjaudutaan omilla Aalto-tunnuksilla. Väritulostus on mahdollista asiakaspalvelupisteen tulostimelle u90203-psc3. Väritulostaminen on maksullista Aalto-yliopiston opiskelijoille ja henkilökunnalle.
  • Ulkopuoliset asiakkaat voivat tulostaa mustavalko- ja väritulosteita Oppimiskeskuksen asiakaspalvelupisteen tulostimelle u90203-psc3. Tulostaminen on maksullista.
Sijainti:P1 Ark S80     | Arkisto
Avainsanat:low-density parity check (LDPC) decoder
FPGA
multi-rate
multi-length
layered decoding
out-of-order memory-write
multi-size shifter
Tiivistelmä (eng): A hardware decoder architecture is presented in this thesis for quasi-cyclic (QC) low-density parity check (LDPC) codes.

The decoder is real-time configurable and supports 15 codes which are combination of 3 rates and 5 lengths.
The partly parallel architecture implements layered decoding.
A check node decoder is serial and implements min-sum correction algorithm.
The proposed design techniques include out-of-order memory-write, two-stage multi-size shifter, serial decoding termination.

The decoder consumes about half amount of logic resource on the Xilinx FPGA chip XC2VP50-5F1152.
The worst case throughput at 20 iterations ranges from 5 Mbits to 60 Mbits (information bits) per second.
Higher throughput can be obtained by the proposed optimisation.
Reuse for similar codes is possible.
ED:2009-10-06
INSSI tietueen numero: 38425
+ lisää koriin
« edellinen | seuraava »
INSSI