haku: @keyword hajautettu laskenta / yhteensä: 9
hakutulos-lista
viite: 4 / 9
« edellinen | seuraava »
Tekijä:Korpinen, Pekka
Työn nimi:Using reconfigurable hardware to distribute network traffic for parallel processing
Verkkoliikenteen hajauttaminen rinnakkaisprosessoitavaksi ohjelmoitavan piirin avulla
Julkaisutyyppi:Lisensiaatintutkimus
Julkaisuvuosi:2009
Sivut:95      Kieli:   eng
Koulu/Laitos/Osasto:Signaalinkäsittelyn ja akustiikan laitos
Oppiaine:Signaalinkäsittelytekniikka   (S-88)
Valvoja:Skyttä, Jorma
Ohjaaja:Luoma, Marko
Elektroninen julkaisu: http://urn.fi/urn:nbn:fi:tkk-S100045
OEVS:
Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje
sulje

Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossa

Oppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa.

Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/

Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.

Kirjautuminen asiakaskoneille

  • Aalto-yliopistolaiset kirjautuvat asiakaskoneille Aalto-tunnuksella ja salasanalla.
  • Muut asiakkaat kirjautuvat asiakaskoneille yhteistunnuksilla.

Opinnäytteen avaaminen

  • Asiakaskoneiden työpöydältä löytyy kuvake:

    Aalto Thesis Database

  • Kuvaketta klikkaamalla pääset hakemaan ja avaamaan etsimäsi opinnäytteen Aaltodoc-tietokannasta. Opinnäytetiedosto löytyy klikkaamalla viitetietojen OEV- tai OEVS-kentän linkkiä.

Opinnäytteen lukeminen

  • Opinnäytettä voi lukea asiakaskoneen ruudulta tai sen voi tulostaa paperille.
  • Opinnäytetiedostoa ei voi tallentaa muistitikulle tai lähettää sähköpostilla.
  • Opinnäytetiedoston sisältöä ei voi kopioida.
  • Opinnäytetiedostoa ei voi muokata.

Opinnäytteen tulostus

  • Opinnäytteen voi tulostaa itselleen henkilökohtaiseen opiskelu- ja tutkimuskäyttöön.
  • Aalto-yliopiston opiskelijat ja henkilökunta voivat tulostaa mustavalkotulosteita Oppimiskeskuksen SecurePrint-laitteille, kun tietokoneelle kirjaudutaan omilla Aalto-tunnuksilla. Väritulostus on mahdollista asiakaspalvelupisteen tulostimelle u90203-psc3. Väritulostaminen on maksullista Aalto-yliopiston opiskelijoille ja henkilökunnalle.
  • Ulkopuoliset asiakkaat voivat tulostaa mustavalko- ja väritulosteita Oppimiskeskuksen asiakaspalvelupisteen tulostimelle u90203-psc3. Tulostaminen on maksullista.
Sijainti:P1 Ark S80     | Arkisto
Avainsanat:hardware design
reconfigurable hardware
FPGA
Ethernet
network processing
distributed computing
laitteistosuunnittelu
ohjelmoitavat piirit
FPGA
Ethernet
verkkoliikenteen prosessointi
hajautettu laskenta
Tiivistelmä (fin): Internetin edelleen lisääntyvä ja monipuolistuva liikenne vaatii entistä tehokkaampia laitteita suojaamaan tietoliikenneverkkoja tunkeutumisia vastaan.
Tietoliikennelaitteiden kuormaa voidaan jakaa rinnakkaisille yksiköille, jolloin yksittäisen laitteen kuorma pienenee.
Tämä kuitenkin vaatii erityisen kontrolloijan, joka kykenee hajauttamaan liikennettä yksiköille linjanopeudella.
Tämä tutkimus keskittyy em. kontrolloijan järjestelmätopologioiden tutkimiseen sekä kontrolloijan toteuttamiseen ohjelmoitavalla piirillä, kuten kenttäohjelmoitava järjestelmäpiiri (eng. field programmable gate-array, FPGA).
Kontrolloijasta tehtiin yksinkertainen toteutus 1-gigabitin Ethernet-verkkoihin sekä modulaarinen ja parametrisoitu toteutus 10-gigabitin Ethernet-verkkoihin.
Toteutukset verifioitiin simuloimalla sekä käyttämällä syntetisoituvia testirakenteita.
Toteutukset syntetisoitiin eri FPGA-piireille vaihtelemalla samalla myös toteutuksen parametrejä.
Tehokkaimmat FPGA-piirit, kuten Altera Stratix -piirit, saavuttivat 10-gigabitin prosessointivaatimukset.
Mittaustulokset osoittavat, että kontrollerin vasteaika ei poikkea tavallisesta verkkokytkimestä.
Työn tulokset vahvistavat käsitystä, että ohjelmoitavat piirit soveltuvat hyvin verkkoliikenteen matalantason prosessointiin, missä vaaditaan ensisijaisesti suorituskykyä.
Suunniteltu arkkitehtuuri on monipuolinen ja soveltuu joustavuutensa ansiosta muihin samantyyppiseen sovelluksiin.
Tiivistelmä (eng): The expanding diversity and amount of traffic in the Internet requires increasingly higher performing devices for protecting our networks against malicious activities.
The computational load of these devices may be divided over multiple processing nodes operating in parallel to reduce the computation load of a single node.
However, this requires a dedicated controller that can distribute the traffic to and from the nodes at wire-speed.
This thesis concentrates on the system topologies and on the implementation aspects of the controller.

A field-programmable gate array (FPGA) device, based on a reconfigurable logic array, is used for implementation because of its integrated circuit like performance and high-grain programmability.
Two hardware implementations were developed; a straightforward design for 1-gigabit Ethernet, and a modular, highly parameterizable design for 10-gigabit Ethernet.
The designs were verified by simulations and synthesizable test benches.
The designs were synthesized on different FPGA devices while varying parameters to analyze the achieved performance.
High-end FPGA devices, such as Altera Stratix family, met the target processing speed of 10-gigabit Ethernet.
The measurements show that the controller's latency is comparable to a typical switch.
The results confirm that reconfigurable hardware is the proper platform for low-level network processing where the performance is prioritized over other features.
The designed architecture is versatile and adaptable to applications expecting similar characteristics.
ED:2009-06-15
INSSI tietueen numero: 37685
+ lisää koriin
« edellinen | seuraava »
INSSI