haku: @supervisor Valtonen, Martti / yhteensä: 48
viite: 7 / 48
| Tekijä: | Miettinen, Pekka |
| Työn nimi: | Hierarchical model-order reduction tool for RLC circuits |
| Hierarkinen malliredusointityökalu RLC -piireille | |
| Julkaisutyyppi: | Diplomityö |
| Julkaisuvuosi: | 2007 |
| Sivut: | ix + 49 Kieli: eng |
| Koulu/Laitos/Osasto: | Sähkö- ja tietoliikennetekniikan osasto |
| Oppiaine: | Teoreettinen sähkötekniikka (S-55) |
| Valvoja: | Valtonen, Martti |
| Ohjaaja: | Honkala, Mikko |
| Digitoitu julkaisu: | https://aaltodoc.aalto.fi/handle/123456789/95005 |
| OEVS: | Digitoitu arkistokappale on julkaistu Aaltodocissa
|
| Sijainti: | P1 Ark S80 | Arkisto |
| Avainsanat: | circuit simulation model-oder reduction RLC-circuits RC-circuits hierarchical analysis Liao-Dai TICER PRIMA piirisimulointi malliredusointi RLC-piirit RC-piirit hierarkinen analyysi |
| Tiivistelmä (fin): | Tämä työ käsittelee malliredusointia varten kehitetyn työkaluohjelmiston tutkimusta ja toteutusta. Kyseinen reduktiotyökalu kehitettiin suurikokoisten teollisten lineaaristen piirien, tai epälineaaristen piirien lineaaristen lohkojen, simuloinnin helpottamiseen, ja se kykenee erottelemaan tähän tarkoitukseen kelpaavat lineaariset RLC-osiot tyypillisestä SPICE-piirikuvauksesta. Reduktio suoritetaan käyttäen kyseiseen lohkoon parhaiten sopivaa algoritmia. Työkaluun sisällytetyt reduktioalgoritmit ovat PRIMA, Liao-Dai ja TICER. Kahta jälkimmäistä voidaan käyttää, jos piiri sisältää vain RC-elementtejä, kun taas PRIMA:a käytetään, jos lohko sisältää myös induktansseja. Reduktioprosessi suoritetaan lisäksi hierarkisesti, joka yleensä nopeuttaa käsittelyä huomattavasti. |
| ED: | 2007-11-22 |
INSSI tietueen numero: 34910
+ lisää koriin
INSSI