haku: @keyword synteesi / yhteensä: 14
viite: 2 / 14
| Tekijä: | Pulkkinen, Mika |
| Työn nimi: | Digitaalinen signaalinkäsittelylohko ja synkronoija anturimikropiiriin |
| Digital signal processing block and synchronizer for a sensor microcircuit | |
| Julkaisutyyppi: | Diplomityö |
| Julkaisuvuosi: | 2014 |
| Sivut: | ix + 67 s. + liitt. 5 Kieli: fin |
| Koulu/Laitos/Osasto: | Mikro- ja nanotekniikan laitos |
| Oppiaine: | Mikro- ja nanotekniikka (S3010) |
| Valvoja: | Halonen, Kari |
| Ohjaaja: | Aaltonen, Lasse |
| Elektroninen julkaisu: | http://urn.fi/URN:NBN:fi:aalto-201406262256 |
| OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
| Sijainti: | P1 Ark Aalto 1616 | Arkisto |
| Avainsanat: | CIC filter decimation integrated circuit metastability synchronization synthesis VHDL ASIC CIC-suodatin CMOS desimointi DSP integroitu piiri metastabiilisuus mikropiiri SPI synkronointi synteesi |
| Tiivistelmä (fin): | Tässä diplomityössä suunniteltiin ja toteutettiin tutkimuskäyttöön tarkoitetulle, kaksiakseliselle kiihtyvyysanturipiirille digitaaliset lohkot, joihin kuului kaksi desimoivaa CIC-suodatinta, SPI-tiedonsiirtoväylä, muistirekisterit säätöbittejä varten, tasapoikkeaman- ja vahvistuksenkorjaimet kiihtyvyyslukemille sekä synkronoija. Piirin AD-muuntimilta saadaan kahden akselin kiihtyvyyksien suuruus yksibittisenä digitaalisena datana. Desimointisuodattimet kasvattavat datan sananleveyttä, suodattavat sitä ja pienentävät sen näytteistystaajuutta. Vaatimuksena oli, ettei kiihtyvyysdatan signaali-kohinasuhde saa pienentyä merkittävästi laskostumisen takia. SPI-väylällä puolestaan mahdollistettiin analogisten ja digitaalisten lohkojen toimintaa säätävien bittien syöttäminen piirille ja digitaalisen kiihtyvyysdatan lukeminen ulkoisen lukijan, esimerkiksi mikrokontrollerin tai tietokoneen, avulla. Kiihtyvyyslukeman tasapoikkeaman ja vahvistuksen korjauksella saadaan pienennettyä piiriyksilöiden antamien kiihtyvyyslukemien välisiä eroja ja synkronoijalla vähennetään merkittävästi asynkronisesta kiihtyvyysdatan lukemisesta aiheutuvia lukemavirheitä. AD-muuntimilta tulevan kiihtyvyysdatan näytteistystaajuus on 100 kHz ja CIC-suodattimet pudottavat sen 100 Hz:iin. Molempien CIC-suodattimien lähdössä sananleveys on 31 bittiä, joka lyhennetään 24-bittiseksi ennen poikkeaman ja vahvistuksen korjaamista. Digitaalilohkot toteutettiin 0,35 um:n CMOS-teknologialla ja niiden käyttöjännite on 3,3 V. Digitaalisolujen käyttämä kokonaispinta-ala on 0,60 mmja lohkojen kokonaisvirrankulutus on 12 uA, kun molempien akselien 24-bittisiä kiihtyvyysarvoja luetaan SPI-väylän kautta nopeudella 100 näytettä per sekunti. |
| Tiivistelmä (eng): | In this Master's thesis, digital integrated circuit blocks were designed and processed for an integrated 2-axis accelerometer microcircuit for a research project. Implemented blocks consist of two decimating CIC filters, an SPI communication interface, memory registers for control bits, a synchronizer and adders and a shared multiplier for correcting the offset and gain of the acceleration outputs. The analog-to-digital converters of the accelerometer system produce 1-bit output data streams. The CIC filters increase the word lengths of the data, filter the noise and decrease the sampling rates. The SPI interface enables writing and reading of control bits for the analog and digital blocks and reading of the acceleration data e.g. with a microcontroller. By using the offset and gain correction, variation of outputs of a set of multiple accelerometer circuits can be decreased. The synchronizer significantly decreases the probability of occurrence of erroneous acceleration values received by an SPI master device when acceleration data is read through the SPI interface asynchronously. Sampling frequency of the 1-bit data from the analog-to-digital converters is 100 kHz. The CIC filters decrease the sampling frequency to 100 Hz and increase the word lengths to 31 bits. The word lengths are truncated to 24 bits and the offsets and gains are corrected by the adders and the shared Booth multiplier. The accelerometer system with the digital block was processed in a 0.35 um CMOS process, whose nominal supply voltage is 3.3 V. The area of the digital core is 0.60 mm. Current consumption of the implemented digital blocks is 12 uA, when CIC filters are running and all 24 acceleration data bits of both axes are read at the speed of 100 samples per second. |
| ED: | 2014-08-03 |
INSSI tietueen numero: 49455
+ lisää koriin
INSSI