search query: @keyword Data Capture / total: 1
reference: 1 / 1
« previous | next »
Author: | Kairus, Jaakko |
Title: | Interfacing High-Speed Memory with Programmable Logic |
Nopean muistin liittäminen ohjelmoitavaan logiikkaan | |
Publication type: | Master's thesis |
Publication year: | 2006 |
Pages: | 57 Language: eng |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Signaalinkäsittelytekniikka (S-88) |
Supervisor: | Skyttä, Jorma |
Instructor: | Forsten, Juha |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | FPGA Data Capture DDR2 Reprogrammable Logic FPGA tiedon tallennus DDR2 ohjelmoitava logiikka |
Abstract (fin): | Radiotaajuuksien käyttöaste on jo pitkään ollut lähellä täyttä. Langattoman tietoyhteiskunnan kehityksen kannalta on välttämätöntä, että vapaita radiotaajuuksia on saatavilla riittävästi. Taajuuksien jako on toteutettava maailmanlaajuisesti. Käytettävissä olevat taajuudet tulee hyödyntää tehokkaasti, mikä vaatii alan tarkempaa tutkimusta. Radiokanavien tarkka, reaaliaikainen analyysi ei välttämättä ole mahdollista nykyisin käytettävissä olevalla laskentateholla. Radiokanavan informaatio on näytteistettävä ja tallennettava digitaalisessa muodossa jatkokäsittelyä varten. Tietovuon nopeus voi olla suuri, mikä asettaa tiukat vaatimukset tallennusjärjestelmälle. Diplomityössä suunnitellaan ja toteutetaan radiokanavan informaation tallennusjärjestelmä. Järjestelmä liitetään olemassa olevaan Field Programmable Gate Array (FPGA) -pohjaiseen laskentakorttiin, jota käytetään radiokanavan informaation näytteistykseen ja käsittelyyn. Tallennusjärjestelmä toteutetaan käyttämällä FPGA-kehityskorttia. Tallennus tapahtuu Double Data Rate 2 (DDR2) muistimodulille. Työssä esitellään kaksi vaihtoehtoista tapaa miten tallennettuun tietoon päästään käsiksi jatkokäsittelyä varten. Nykyisin saatavilla olevilla muistimoduleilla saadaan sovelluksessa analysoitavaa radiokanavaa tallennettua noin 40 sekunnin yhtämittainen jakso. |
ED: | 2006-08-30 |
INSSI record number: 32290
+ add basket
« previous | next »
INSSI