search query: @supervisor Porra, Veikko / total: 107
reference: 7 / 107
Author: | Maunuksela, Jaakko |
Title: | Tietokoneyksiköiden välisen sanomaväylän tiedonsiirron mittausyksikön suunnittelu |
Design of the Data Transfer Measurement Instrument for the Message Bus between Computer units | |
Publication type: | Master's thesis |
Publication year: | 1998 |
Pages: | 96 Language: fin |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Porra, Veikko |
Instructor: | Ruuskanen, Markku |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | message bus message bus analyzer FPGA CPLD DX200 sanomaväylä sanomaväyläanalysaattori |
Abstract (fin): | Työssä suunniteltiin uuden tyyppinen mittalaite Nokian DX200-järjestelmän verkkoelementin sisäiseen sanomaväylään. Mittalaitteella on mahdollista kerätä reaaliaikaista väylän kuormittumiseen ja väylällä kulkeviin sanomiin liittyvää tietoa. Vastaavaa tietoa ei ole aikaisemmin ollut saatavilla, joten mittalaitetta voidaan hyödyntää DX200-järjestelmän kehitystyössä. Mittalaitteen toteutuksessa käytettiin hyväksi ohjelmoitavien logiikkapiirien tuomia mahdollisuuksia erilliskomponenttien määrän vähentämiseksi. Laitteistoarkkitehtuurina käytettiin kahdesta eri tyyppisestä prosessorista koostuvaa moniprosessorijärjestelmää, jolloin yksiköllä pystyttiin toteuttamaan nopean väylän vaatima prosessointiteho. Yksikön simuloinnissa kiinnitettiin huomiota mahdollisuuksiin automatisoida simulointiajot käyttämällä prosessorin väyläfunktionaalista mallia ja väyläherätteitä. Prosessorin toimintaa kuvattiin Logic Modeling:n PCL-kielellä. Tarvittavat väyläherätteet muodostettiin Mentor Graphics:n AMPLE-makrokielellä. Työssä esitetyn suunnittelulohkon toiminta simuloitiin kattavasti yhtenä kokonaisuutena. |
ED: | 1998-11-12 |
INSSI record number: 13666
+ add basket
INSSI