search query: @keyword jitter / total: 14
reference: 10 / 14
Author: | Huuhtanen, Tommi |
Title: | An Integrated Phase-Locked Loop with CMOS Technology |
Integroitu vaihelukko CMOS-teknologialla | |
Publication type: | Master's thesis |
Publication year: | 1999 |
Pages: | 40 Language: eng |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Halonen, Kari |
Instructor: | Heikkinen, Pekka |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | digital phase-locked loop PLL synchronization jitter wander digitaalinen vaihelukko PLL synkronointi värinä huojunta |
Abstract (fin): | Tässä diplomityössä tehtiin esitutkimusta ASIC-suunnittelun aloittamisesta Nokia Telecommunicationsin ATM Switching osastolla. Tätä varten kuvattiin aluksi yleisesti ASIC-suunnittelun kulku ja sen vaatimat resurssit. Suurin paino työssä laitettiin kuitenkin esimerkkipiirinä toimivan vaihelukon suunnittelulle. Vaihelukon suunnittelu tehtiin tavoitellen täysin integroitua digitaalista vaihelukkoa CMOS-prosessia käyttäen. Lineaarisen vaihelukon teoria kuvattiin ja piirisuunnittelun tavoitteet esiteltiin. Vaihelukon komponentit - vaiheilmaisin, silmukkasuodatin ja jänniteohjattu oskillaattori - kuvattiin kukin omassa luvussaan. Kustakin komponentista esitettiin erilaisia kirjallisuudessa kuvattuja toteutusvaihtoehtoja. Suunnittelussa päädyttiin käyttämään XOR-vaiheilmaisinta, aktiivista silmukkasuodatinta sekä rengasoskillaattoria. Valittu toteutus mitoitettiin asetettujen vaatimusten mukaan. Ensin kunkin komponentin toiminta varmennettiin erikseen simuloinneilla, jonka jälkeen simuloitiin koko vaihelukon toiminta. Suunniteltua vaihelukkoa ei valmistettu eikä näin ollen myöskään mitattu. Sen sijaan mitattiin diskreettejä vaihelukkoja sisältävän synkronointipistoyksikön suoritusarvoja, mm. värinää ja huojuntaa. Lopuksi esitettiin johtopäätöksiä ASIC-suunnittelun aloittamisesta. Suunniteltu vaihelukko havaittiin toimivaksi ja myös tämän työn antamia oppeja arvioitiin. |
ED: | 1999-07-21 |
INSSI record number: 14646
+ add basket
INSSI