search query: @keyword Reprogrammable Logic / total: 2
reference: 2 / 2
« previous | next »
Author: | Forstén, Juha |
Title: | Enhancing priority IP-packet forwarding with hardware acceleration using reprogrammable logic |
IP-pakettien priorisoinnin nopeuttaminen laitteistopohjaisella kiihdytyksellä | |
Publication type: | Master's thesis |
Publication year: | 2004 |
Pages: | 68 Language: eng |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Signaalinkäsittelytekniikka (S-88) |
Supervisor: | Skyttä, Jorma |
Instructor: | |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | internet IP QoS FPGA reprogrammable logic hardware acceleration internet IP QoS FPGA laitteistopohjainen kiihdytys |
Abstract (fin): | Internetin uudet palvelut, kuten liikkuva kuva ja reaaliaikainen kommunikointi, ovat asettaneet uudet haasteet tietoverkon toiminnalle. Eri palvelujen vaatimat erityisominaisuudet voidaan saavuttaa vain pakettimuotoisen liikenteen priorisoinnilla. Tämä voidaan toteuttaa siten, että jokaiseen IP-pakettiin liitetään prioriteetti ennen sen lähettämistä verkkoon. Verkon reitittimet voivat tämän jälkeen tutkia itsenäisesti pakettien prioriteetteja hylkäämällä alhaisen prioriteettitason paketteja silloin, kun verkon siirtokapasiteetti ylittyy. Prioriteetin lisääminen IPv4-paketteihin voidaan toteuttaa hyödyntämällä paketin otsikkokentässä olevaa tunnistekenttää. Prioriteetin lisäämisestä pakettiin huolehtii erillinen reititin, joka tutkii käyttäjän liikennevirtojen nopeuksia (MBR) sekä käyttäjän varaamaa nimellistä kapasiteettia (NBR). Reititin laskee näiden tietojen pohjalta jokaiselle välitettävälle paketille oman prioriteettiarvon. Prioriteetin laskenta on huomattavaa suorituskykyä vaativa toimenpide eikä sitä täten voida suorittaa riittävän tehokkaasti tietokoneen ohjelmistolla. Suuren tiedonsiirtonopeuden saavuttaminen vaatii prioriteetin laskenta-algoritmien laitteistopohjaista toteuttamista. Tässä diplomityössä on esitetty toimiva prototyyppi prioriteetin laskemiseksi tietokoneeseen liitetyn FPGA-pohjaisen kiihdytinkortin avulla. Näin on saavutettu moninkertainen tiedonsiirtonopeus tietokoneella toteutettuun, puhtaasti ohjelmistopohjaiseen toteutukseen verrattuna. Prototyyppiä on mahdollista hyödyntää kaupallisiin sovelluksiin toteutettaessa laitteistopohjaisia ratkaisuja IP-pakettien priorisoinnissa. |
ED: | 2004-04-30 |
INSSI record number: 25171
+ add basket
« previous | next »
INSSI