search query: @keyword sarjaväylä / total: 2
reference: 2 / 2
« previous | next »
Author: | Matilainen, Antti |
Title: | Yleispätevä sarjaliitäntä |
Universal serial interface | |
Publication type: | Master's thesis |
Publication year: | 2005 |
Pages: | x + 86 Language: fin |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Halonen, Kari |
Instructor: | Lipasti, Lauri |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | serial data transmission asynchronous synchronous serial bus sarjamuotoinen tiedonsiirto asynkroninen synkroninen sarjaväylä |
Abstract (fin): | Diplomityössä on tutustuttu digitaalisen informaation sarjamuotoiseen tiedonsiirtoon ja perehdytty yleisesti käytettyihin sarjaväyläprotokolliin. Diplomityön tarkoitus oli toteuttaa yleispätevä sarjaliitäntä, joka tukee usean sarjaväyläprotokollan mukaista tiedonsiirtoa. Yleispätevän sarjaliitännän avulla on tarkoitus korvata itsenäiset eri sarjaväyläprotokollia varten suunnitellut liitännät. Yleispätevän sarjaliitännän suunnittelussa pyrittiin modulaariseen rakenteeseen, mikä mahdollistaa sarjaliitännän helpon muokattavuuden ja laajennettavuuden. Työssä toteutettu yleispätevä sarjaliitäntä sisältää omat datapolut sekä lähetettävälle että vastaanotetulle datalle. Yleispätevän sarjaliitännän lähetin ja vastaanotin voivat toimia itsenäisesti toisistaan riippumatta. Yleispätevän sarjaliitännän toteutus perustuu Verilog-laitteistokuvauskielellä kirjoitettuun RTL-tason kuvaukseen. Kuvauksen toiminta varmennettiin kattavien simulointien perusteella. Sarjaliitännän toiminta todellisessa ympäristössä varmennettiin prototyypin avulla. Prototyyppi toteutettiin FPGA-kehitysalustan avulla. Sarjaliitännälle tehtiin myös logiikkasynteesi käytössä olevalle teknologialle. Logiikkasynteesin perusteella voitiin arvioida sarjaliitännän suorituskyky ja pinta-alan tarve. Työssä toteutettu yleispätevä sarjaliitäntä osoittautui käyttökelpoiseksi ratkaisuksi. Sen toimintaa voidaan kehittää edelleen lisäämällä tukea uusille sarjaväyläprotokollille. |
ED: | 2005-02-03 |
INSSI record number: 26720
+ add basket
« previous | next »
INSSI