search query: @supervisor Halonen, Kari / total: 205
reference: 25 / 205
Author: | Suikkila, Lauri |
Title: | A low power FPGA-based DSP system for a level measurement radar |
Pienitehoinen DSP järjestelmä FPGA:lle pinnan korkeuden mittaustutkaan | |
Publication type: | Master's thesis |
Publication year: | 2008 |
Pages: | (9) + 76 Language: eng |
Department/School: | Elektroniikan, tietoliikenteen ja automaation tiedekunta |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Halonen, Kari |
Instructor: | Larsson-Edefors, Per |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | low power digital filter interpolator pulse radar level measurement pieni teho digitaalinen suodatin interpolaattori pulssitutka pinnan korkeuden mittaus |
Abstract (fin): | Teollisten tankkien nesteen pinnan korkeusmittauslaitteiden datan siirto tullaan tulevaisuudessa yhä useammin siirtämään radioilla. Tällöin vältytään kalliiden kaapeleiden asentamiselta. Samalla laitteen energia kannattaa tuoda paristoilla tai muulla paikallisella energialähteellä kaapeleiden sijaan. Jotta laitteen huoltoväli voitaisiin pitää pitkänä, on sen tehon minimointiin kiinnitettävä huomiota. Myös vaarallisissa ympäristöissä, kuten kaasutankeissa käytettävien laitteiden elektroniikan tehonkulutukselle saattaa olla rajoituksia. Tässä työssä tutkitaan kahta erilaista interpolointimenetelmää pinnan korkeusmittaustutkan digitaaliseen signaalin prosessointiin. Toisesta menetelmästä tehdään ehdotustoteutus piirinä, jotta voitaisiin verrata sen kilpailukykyisyyttä nykyisen järjestelmän kanssa tehon kulutuksen suhteen. Eri interpolointimenetelmien tarkkuuden simuloimiseksi, osasta tutkajärjestelmää rakennetaan ensin Matlab-malli. Tämän pohjalta toteutetaan toiseen interpolointimenetelmistä perustuva minimin ja maksimin ilmaisin VHDL:llä ja testataan FPGA:lla. Samasta VHDL-koodista syntesoidaan ASIC, jota simuloidaan, jotta voidaan verrata ASIC:n odotettua suorituskykyä FPGA:han. Simulaatioiden perusteella pinnan korkeuden mittaus voidaan suorittaa ehdotetulla menetelmällä melko pienellä energialla tarkkuuden pysyessä hyväksyttävänä. Tutkimusta tulee kuitenkin jatkaa edelleen, jotta tehonkulutusvertailu ehdotetun ja nykyisen menetelmän välillä voidaan tehdä luotettavasti. Logiikkasuunnittelussa voitaisiin hyödyntää sarjalogiikkaa. Tällä piirin pinta-alaa ja tehonkulutusta voitaisiin mahdollisesti pienentää edelleen. |
ED: | 2008-12-08 |
INSSI record number: 36572
+ add basket
INSSI