search query: @keyword SOS / total: 3
reference: 2 / 3
Author: | Alaoja, Riikka |
Title: | SOI and Bulk CMOS Modeling Aspects in Radio Frequency Low Noise Amplifier Design |
Publication type: | Master's thesis |
Publication year: | 2004 |
Pages: | 49 Language: eng |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Halonen, Kari |
Instructor: | Saijets, Jan |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | SOI SOS bulk CMOS modeling LNA low noise amplifier RF radio frequency SOI SOS bulk CMOS mallinnus LNA vähäkohinainen vahvistin RF radiotaajuus |
Abstract (eng): | This thesis explores the suitability of silicon-on-insulator (SOl) CMOS technology for low-power RF IC design. Modeling aspects are considered from the designer’s point of view and a comparison between SOl CMOS and bulk CMOS technologies is done in both theoretical and practical levels. A 2 GHz low noise amplifier (LNA) is presented as a study case and silicon-on-sapphire (SOS) technology is used as a SOl reference. The studies showed the benefits of SOS. Lower power consumption is attained by the use lower operation voltage, easier HF model compared to the bulk CMOS case, no back-gate-bias effect, no substrate coupling, more accurate inductor models and higher Q-values. Also the floating body effect (FBE) is negligible in the UTSi FD SOS process used in this study. The thing that support the use of the bulk CMOS process is the easier availability of the bulk wafers which makes the bulk CMOS process less expensive. |
Abstract (fin): | Työssä tutkitaan SOl CMOS -teknologian sopivuutta pienitehoisten, radiotaajuisten integroitujen piirien toteuttamiseen. Työssä perehdytään MOSFETien mallintamiseen ja verrataan SOl CMOS -teknologiaa perinteiseen bulk CMOS -teknologiaan sekä teorian että käytännön tasolla. Suunnitteluesimerkkinä toteutetaan 2 GHz:n LNA-piiri, ja SOl-teknologiareferenssinä käytetään sefiiripohjaista SOS-teknologiaa. Työssä tulee esille SOS-teknologian edut. Pienempi tehonkulutus saavutetaan pienemmillä käyttöjännitteillä, SOS:n yksinkertaisempi HF-malli, ei back-gate-bias efektiä, ei substraattikytkeytymistä, tarkemmat kelamallit ja korkeammat Q-arvot. FBE-efekti on mitätön työssä käytetyn UTSi FD SOS -teknologian tapauksessa. Bulk CMOS -teknologian käyttöä tukee kiekkojen helpompi saatavuus, mikä tekee bulk-teknologiasta edullisemman. |
ED: | 2004-08-31 |
INSSI record number: 26202
+ add basket
INSSI