search query: @keyword VHDL / total: 34
reference: 20 / 34
Author: | Gowda, Umesh Chandra |
Title: | Reusability in ASIC design |
Uudelleenkäytettävyys ASIC-suunnittelussa | |
Publication type: | Master's thesis |
Publication year: | 1998 |
Pages: | 60 Language: eng |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Halonen, Kari |
Instructor: | |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | intellectual property IP ASIC VHDL reuse core HDLC productivity gap reuse hierarchy system-on-a-Chip integration VSI Alliance IP ASIC VHDL lohko HDLC uudelleenkäytettävyys integrointi VSI Alliance |
Abstract (fin): | ASIC-teknologian nopea kehitys vaatii uusia suunnittelumenetelmiä perinteisten rinnalle. Nykyiset menetelmät eivät sovellu useista miljoonista porteista koostuvan piirin suunnitteluun. ASIC-piirien integrointiasteen kasvaessa suunnittelutapoja tulisi kehittää, jotta piirimäärittely, suunnitteluprosessi, integrointi ja testaus voitaisiin toteuttaa kohtuullisessa ajassa. Suunnitteluvuon nopeuttaminen vaatii joko yrityksen sisäisten tai ulkopuolelta hankittujen uudelleenkäytettävien lohkojen käyttämistä tulevissa projekteissa. Tässä diplomityössä tutkitaan uudelleenkäyttävyyttä ja IP (intellectual property) käsitettä sekä sen vaikutuksia ASIC-suunnittelussa. Työssä esitetään kattava kuvaus IP:n nykytilasta puolijohdeteollisuudessa. Kehitetyllä hierarkiamallilla osoitetaan uudelleenkäyttävyydellä saavutettavia parannuksia yrityksen sisäisessä suunnitteluvuossa. Menestyksekkään suunnitelman läpiviemiseksi esitetään tarvittavat työvaiheet. Tässä työssä suunniteltu HDLC-lohko sopii hyvin esimerkiksi uudelleenkäytettävän lohkon suunnittelutavasta. Työssä korostetaan uudelleenkäytettävyyden aiheuttamia vaatimuksia nykyaikaisessa digitaalipiirin suunnittelussa. |
ED: | 1999-02-03 |
INSSI record number: 13897
+ add basket
INSSI