search query: @keyword CMOS / total: 68
reference: 23 / 68
Author: | Pöyhtäri, Jukka-Pekka |
Title: | Integroitu aika-digitaalimuunnin 65 nm:n CMOS-teknologialla |
Integrated time to digital converter in 65 nm CMOS | |
Publication type: | Master's thesis |
Publication year: | 2007 |
Pages: | x + 58 Language: fin |
Department/School: | Sähkö- ja tietoliikennetekniikan osasto |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Lindfors, Saska |
Instructor: | |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark S80 | Archive |
Keywords: | time to digital converter delay chain delay element aika-digitaalimuunnin TDC ADPLL CMOS viiveketju viive-elementti viive |
Abstract (fin): | Tämän työn tarkoituksena oli toteuttaa aika-digitaalimuunnin täysin digitaaliseen vaihelukittuun silmukkaan (ADPLL). Lisäksi työssä haluttiin tehdä katsaus aika-digitaalimuuntimissa käytettyihin osiin ja tekniikoihin, sekä vertailla nykymuuntimien parhaimmistoa toteutettuun muuntimeen. Työn aikana toteutettuun muuntimeen keksittiin parannus, ja uuden muuntimen toteutusta ja ominaisuuksia analysoitiin. Uutta muunninta ei kuitenkaan toteutettu. Keskeiseksi osaksi työtä nousi myös eri virhelähteiden vaikutusten tarkastelu muuntimen tarkkuuteen. Tarkkuutta huonontavat muuntimessa kvantisointivirheen lisäksi eri signaalien vaihekohinat, kiikkujen metastabiilisuus ja prosessivariaatioiden aiheuttamat vaikutukset, kuten integraalinen epälineaarisuus. Tavoitteena toteutetulle muuntimelle oli mahdollisimman suuri resoluutio ja tarkkuus. Samalla optimoitiin muuntimen tehonkulutusta sekä sen käyttämää pinta-alaa. ADPLL:n keskitaajuus oli 2,4 GHz, mutta muuntimen tuli kattaa koko digitaalisesti ohjatun oskillaattorin (DCO) säätöalue välillä 2 - 3 GHz. Muuntimelle käytettiin tunnettua topologiaa, joka perustuu invertterien muodostamiin viiveketjuihin. Toteutettua muunninta simuloitiin, mutta mittauksia piirille ei tehty. Tyypillisessä tilanteessa muuntimen tehonkulutus on 1,34 mW ja resoluutio 20 ps. Tarkkuus on korkeintaan resoluution luokkaa. Pinta-alaa muunnin vie noin 1000 µm2. |
ED: | 2007-09-13 |
INSSI record number: 34515
+ add basket
INSSI