search query: @keyword logic synthesis / total: 7
reference: 1 / 7
« previous | next »
Author: | Hiienkari, Markus |
Title: | Implementation of energy-efficient and variance-tolerant microprocessor |
Energiatehokkaan ja varianssisietoisen mikroprosessorin toteutus | |
Publication type: | Master's thesis |
Publication year: | 2013 |
Pages: | [8] + 85 Language: eng |
Department/School: | Sähkötekniikan korkeakoulu |
Main subject: | Piiritekniikka (S-87) |
Supervisor: | Ryynänen, Jussi |
Instructor: | Koskinen, Lauri |
OEVS: | Electronic archive copy is available via Aalto Thesis Database.
Instructions Reading digital theses in the closed network of the Aalto University Harald Herlin Learning CentreIn the closed network of Learning Centre you can read digital and digitized theses not available in the open network. The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/ You can read theses on the Learning Centre customer computers, which are available on all floors.
Logging on to the customer computers
Opening a thesis
Reading the thesis
Printing the thesis
|
Location: | P1 Ark Aalto | Archive |
Keywords: | circuit simulation logic synthesis microprocessor minimum energy point place & route timing error prevention variance ajastusvirheen esto logiikkasynteesi mikroprosessori minimienergiapiste piirisimulointi varianssi |
Abstract (eng): | This work studies the applicability of adaptive timing systems into ultra-low power digital microelectronics to minimize the energy consumption. The topic is studied by implementing a 32-bit RISC microprocessor equipped with timing error prevention logic. The work consists of design, implementation and simulation phases, which are mainly conducted by using wide scale of Electronic Design Automation software. The final layer mask is sent for manufacturing, which transforms it into a physical integrated circuit. Based on simulation results, the design is able to save 34% of energy compared to a traditional system while maintaining reliable operation. |
Abstract (fin): | Tässä työssä tutkitaan adaptiivisen ajastuksen soveltuvuutta matalan tehonkulutuksen digitaaliseen mikroelektroniikkaan, jotta sen energiankäyttö voitaisiin minimoida. Aihetta tutkitaan toteuttamalla 32-bittinen RISC -mikroprosessori, jossa hyödynnetään ajastusvirheen estävää logiikkaa. Työ koostuu suunnittelusta, toteutuksesta ja simuloinnista, mitkä on tehty käyttämällä lukuisia EDA-ohjelmia. Toteutettu työ lähetetään valmistettavaksi, jossa siitä tehdään fyysinen integroitu piiri. Simulointitulosten perusteella työssä toteutettu järjestelmä toimii luotettavasti, ja kuluttaa 34 % vähemmän energiaa, kuin vastaava tavallinen toteutus. |
ED: | 2014-01-08 |
INSSI record number: 48312
+ add basket
« previous | next »
INSSI