search query: @keyword low voltage / total: 8
results-list
reference: 1 / 8
« previous | next »
Author:Turnquist, Matthew
Title:Sub-threshold Operation of a Timing Error Detection Latch
Publication type:Master's thesis
Publication year:2009
Pages:ix + 65      Language:   eng
Department/School:Elektroniikan, tietoliikenteen ja automaation tiedekunta
Main subject:Piiritekniikka   (S-87)
Supervisor:Halonen, Kari
Instructor:Koskinen, Lauri
Electronic version URL: http://urn.fi/URN:NBN:fi:aalto-201203071343
OEVS:
Electronic archive copy is available via Aalto Thesis Database.
Instructions
close

Reading digital theses in the closed network of the Aalto University Harald Herlin Learning Centre

In the closed network of Learning Centre you can read digital and digitized theses not available in the open network.

The Learning Centre contact details and opening hours: https://learningcentre.aalto.fi/en/harald-herlin-learning-centre/

You can read theses on the Learning Centre customer computers, which are available on all floors.

Logging on to the customer computers

  • Aalto University staff members log on to the customer computer using the Aalto username and password.
  • Other customers log on using a shared username and password.

Opening a thesis

  • On the desktop of the customer computers, you will find an icon titled:

    Aalto Thesis Database

  • Click on the icon to search for and open the thesis you are looking for from Aaltodoc database. You can find the thesis file by clicking the link on the OEV or OEVS field.

Reading the thesis

  • You can either print the thesis or read it on the customer computer screen.
  • You cannot save the thesis file on a flash drive or email it.
  • You cannot copy text or images from the file.
  • You cannot edit the file.

Printing the thesis

  • You can print the thesis for your personal study or research use.
  • Aalto University students and staff members may print black-and-white prints on the PrintingPoint devices when using the computer with personal Aalto username and password. Color printing is possible using the printer u90203-psc3, which is located near the customer service. Color printing is subject to a charge to Aalto University students and staff members.
  • Other customers can use the printer u90203-psc3. All printing is subject to a charge to non-University members.
Location:P1 Ark S80     | Archive
Keywords:sub-threshold
weak inversion
low power
low voltage
digital CMOS
Abstract (eng):Timing error detection (TED) is used to enable the reduction the energy consumption of microprocessors.
In this thesis work, two versions of TED latches (i.e.
TDTBsubI and TDTBsubII) and a system-level test circuit (SystemTest) that utilizes the TDTBsubI latch have been designed to operate in sub-threshold.
The thesis rst introduces dynamic voltage scaling (DVS) since TED is utilized with such a system.
Next, theory is given to highlight the challenges within sub-threshold.
The design of the both TDTBsub latches and SystemTest are then given.
Simulation results follow with a focus on operation frequency, energy consumption, and robustness in the presence of variations.
To operate TDTBsub into sub-threshold, attention was given to sizing and logic style.
In general, the sizing of all components was required to be larger than the minimum CMOS width.
Although this provided robustness in sub-threshold, the energy consumption in above sub-threshold was much higher.
General leakage reduction sizing techniques were also applied to the majority of components.
The choice of logic style is important for sub-threshold operation.
In the TDTBsubII latch, a new technique is shown to provide system-level capability.
Simulations displayed the capability of TED in sub-threshold.

The layout of TDTBsubI and an adder test circuit were constructed in 65 nm CMOS.
The TDTBsubII latch was not built since it was designed after the chip deadline.
Upon inspection of the chip, it was determined to be inoperative.
This mistake was a result of the manufacturering process and not the design in this work.
Abstract (fin): Ajoitusvirheentunnistus (TED) mahdollistaa energian kulutuksen vähentämisen mikroprosessoreissa.
Tässä diplomityössä on kaksi versiota ajoitusvirheentunnistavasta salvasta (esim.
TDTBsubI ja TDTBsubII) ja systeemitason testipiiri (SystemTest), joka käyttää TDTBsub salpaa, mikä on suunniteltu toimimaan kynnysalueen alapuolella.
Diplomityö esittelee ensin dynaamisen jännitteen skaalauksen (DVS), koska TED käytetään sellaisissa järjestelmissä.
Seuraavaksi esitellään teoriaa kynnysalueen alapuolen suunnittelun haasteista.
Sitten esitellään molempien TDTBsub salpojen ja SystemTest-lohkojen suunnittelu.
Simulaatiotuloksia esitellään keskittyen operaatiotaajuuteen, energian kulutukseen ja toimintavarmuuteen variaatiot huomioon ottaen.
Operoitaessa kynnysalueen alapuolella TDTB-piirillä keskityttiin koon mitoittamiseen ja suunnittelutyyliin.
Ennen kaikkea kaikkien komponenttien mitoituksen piti olla suurempi kuin minimi CMOS-tekniikan leveydet.
Vaikka mitoittamisella saavutettiin toimintavarmuutta kynnysalueen alapuolella toimittaessa myös energian kulutus kasvoi siellä toimittaessa.
Perinteisiä vuotovirtojen vähentäviä mitoitustoimenpiteitä tehtiin suurimmalle osalle komponenteista.
Logiikkatyyli on tärkeää kynnysalueen alapuolella operoitaessa.
TDTBsubII salvassa uuden tekniikan näytetään antavan systeemitason suorituskykyä.
Simulaatioilla näytettiin kuinka ajoitusvirheentunnistus kykeni toimimaan kynnystason alapuolella.

TDTBsubI:n ja yhteenlaskun testipiirin piirinkuvio tehtiin 65nm CMOS-prosessilla.
TDTBsubII salpaa ei tehty, koska se suunniteltiin piirin määräajan jälkeen.
Piiriä tarkasteltaessa osoittautui, että piiri ei toiminut.
Piirin toimimattomuus johtui tuotantovaiheessa tapahtuneesta virheestä eikä suunnittelusta.
ED:2009-10-27
INSSI record number: 38522
+ add basket
« previous | next »
INSSI