haku: @keyword solder joint / yhteensä: 7
viite: 6 / 7
Tekijä: | Valkiainen, Asta |
Työn nimi: | Improving the board level reliability procedure in new product process |
Uusien tuoteprosessien systemaattinen juoteliitosten luotettavuuden takaava toimintamalli | |
Julkaisutyyppi: | Diplomityö |
Julkaisuvuosi: | 2000 |
Sivut: | vii + 77 Kieli: eng |
Koulu/Laitos/Osasto: | Materiaali- ja kalliotekniikan osasto |
Oppiaine: | Elektroniikan valmistustekniikka (S-113) |
Valvoja: | Kivilahti, Jorma |
Ohjaaja: | Rönkä, Kari ; Keskinen-Peltola, Matti |
OEVS: | Sähköinen arkistokappale on luettavissa Aalto Thesis Databasen kautta.
Ohje Digitaalisten opinnäytteiden lukeminen Aalto-yliopiston Harald Herlin -oppimiskeskuksen suljetussa verkossaOppimiskeskuksen suljetussa verkossa voi lukea sellaisia digitaalisia ja digitoituja opinnäytteitä, joille ei ole saatu julkaisulupaa avoimessa verkossa. Oppimiskeskuksen yhteystiedot ja aukioloajat: https://learningcentre.aalto.fi/fi/harald-herlin-oppimiskeskus/ Opinnäytteitä voi lukea Oppimiskeskuksen asiakaskoneilla, joita löytyy kaikista kerroksista.
Kirjautuminen asiakaskoneille
Opinnäytteen avaaminen
Opinnäytteen lukeminen
Opinnäytteen tulostus
|
Sijainti: | P1 Ark V80 | Arkisto |
Avainsanat: | piirilevytason luotettavuus BGA CSP juoteliitos juottaminen board level reliability solder joint soldering |
Tiivistelmä (fin): | Tässä työssä tutkittiin oikeanlaista toimintamallia, jonka avulla voidaan taata uusien tuotteiden piirilevytason luotettavuus. Tämä toteutettiin nystymatriisikomponenttien avulla, joiden liitokset piirilevyyn ovat kotelon alla ja tämän takia mahdolliset luotettavuusriskit ovat suuremmat kuin perinteisillä jalallisilla komponenteilla. Tutkimus suoritettiin telecom/datacom tuotteilla, joiden odotettu käyttöikä on 20-30 vuotta. Tavoitteena oli kirjallisuustutkimuksen avulla kartoittaa uusien komponenttien luotettavuuteen vaikuttavia seikkoja. Chip Scale Package (CSP) komponenttien tavallisimmat rakenteet on esitelty ja vertailtu jalallisiin komponentteihin. Pintaliitostekniikka ja siinä mahdollisesti esiintyvät luotettavuusongelmat on esitelty pääpiirteittäin. Telecom/datacom tuotteiden mahdollisia toimintaolosuhteita on kartoitettu. Tyypillisiä elektroniikan materiaaleja on tutkittu ja juoteliitosten vikamekanismit on esitelty. Sekä mekaanisia-, että lämpösyklitestejä on tutkittu. Tulevaisuudessa luotettavuuden määrittämiseen käytetään yhä enemmän tietokonepohjaisia mallinnusohjelmia, tämän takia Finite Element Method (FEM) on myös esitelty. Kokeellisessa osassa tavoitteena oli luoda toimintamalli, jota noudattamalla uusien komponenttien ja koteloiden, kuten Ball Grid Array (BGA) ja CSP, tutkiminen olisi tehokkaampaa. Tarkoituksena on, että tietämys komponenteista kasvaa eri toimintamallin vaiheissa ja prosessin aikana on mahdollista tehdä päätös komponentin hylkäämisestä tai hyväksymisestä. Toimintamallin eri vaiheet on jaoteltu niiden vievän ajan ja kustannustehokkuuden mukaan, eli esim. kalliit ja pitkäkestoiset lämpötilasyklitestit on asetettu toimintamallin loppuun. Esitelty toimintamalli ja kaikki kerätty data, antavat hyvän pohjan uusien komponenttien piirilevytason luotettavuuden määrittämiseen nopeasti ja systemaattisesti. Tutkittujen komponenttien perusteella on kuitenkin vielä vaikea arvioida onko tällainen toimintamalli käyttökelpoinen kaikissa tapauksissa, tarvitaan vielä lisää tietoa ja kehitystyötä. |
ED: | 2000-04-12 |
INSSI tietueen numero: 15409
+ lisää koriin
INSSI